아주대학교와 삼성종합기술원 연구팀이 선택적 원자층 증착을 통해 반도체 공정의 정밀도를 높일 수 있는 기술을 개발했다. 이는 미세화·고집적화가 진행되고 있는 차세대 반도체 소자 분야의 공정에서 중요하게 활용될 전망이다. 

16일 아주대 오일권 아주대 교수(지능형반도체공학과·전자공학과)와 삼성종합기술원 공동 연구팀이 반도체 박막 증착의 정밀도를 높일 수 있는 선택적 원자층 증착 기술을 개발하는 데 성공했다고 밝혔다. 
 
해당 연구는 '선택적 원자층 증착을 통한 차세대 전자 소자 개발'이라는 제목의 논문으로 저명 학술지 '어드밴스드 사이언스' 4월호에 게재됐다. 

아주대 지능형반도체공학과 석사과정의 이민정·원병준·임영진 학생이 공동 제1저자로 참여했고 오 교수가 교신저자로 함께 했다. 삼성종합기술원의 김성현·송정규 박사는 공저자로 참여했다. 

반도체 공정에서의 선택적 원자층 증착이란, 반도체 기판의 특정 표면에서만 증착이 이루어지도록 조절하는 기술이다. 이 기술을 활용하면 반도체 기판의 원하는 위치에, 필요한 물질만을 입힐 수 있다. 

공동 연구팀은 그간 실제 반도체 양산 공정에서 어려움을 겪었던 선택적 원자층 증착 기술(AS-ALD)의 구현에서 전기회로 '커패시터' 장치를 활용해 불필요한 산화알루미늄(Al2O3) 증착을 최소화하고 소자의 성능과 신뢰성을 효과적으로 개선할 수 있는 방법을 연구했다.  

또 이산화지르코늄(ZrO2) 기판을 활용해 특정 영역에서 선택적으로 증착이 이루어지는 메커니즘을 분석하고 효과적으로 제어할 수 있는 방법을 실험적으로 입증해냈다. 

아울러 선택적 원자층 증착을 통해 반도체 소자의 성능을 향상시키는 동시에 불필요한 누설전류를 줄일 수 있음을 확인했다. 

이는 메모리 소자의 저장 성능을 높이는 데 있어 중요한 기술적 의미를 가진다고 볼 수 있다.  

오 교수는 "'선택적 원자층 증착'은 반도체 산업의 기술적 한계를 뛰어넘기 위해 꼭 필요로 하는 기술이지만 실제 공정에의 활용에는 여러 난관이 존재해왔다"며 "이번 연구를 통해 선택적 증착과 제어가 가능함을 실험적으로 입증했다는 점에서 반도체 공정 기술에 핵심적인 진전이 될 것"이라고 설명했다.  
 
이어 "앞으로 산업적 적용을 위한 추가 연구를 통해 반도체 소자의 성능 향상과 생산 공정의 효율성을 더욱 높일 수 있도록 노력하겠다"고 덧붙였다.

공동 연구팀은 앞으로 후속 연구를 통해 원자층 증착 공정을 더욱 정밀하게 제어할 수 있는 기술을 개발하고, 산업적 적용 가능성을 검토할 계획이다.

[ 경기신문 = 박민정 기자 ]